Desktop banner Mobile banner

トラック 2 高速デジタルの設計と評価

日時

4月17日水曜日 13:30~

場所

日比谷国際ビル 8階
内幸町2丁目2−3
千代田区 東京都 100-0011
ADSを利用した高速デジタル信号の伝送に関わるシグナルインテグリティーや、USB、PCIe®、DDRメモリ、UCIe等の各規格の検証に焦点をあて、事例を交えてご紹介します。

アジェンダ

13:00~ 受付

13:30~14:30 メモリとSerDesアプリケーションに向けたKeysight EDAの進化
複雑化したメモリやPCIe®に代表される高速SerDesに向けた最新機能や規格への対応をお伝えします。

14:30~15:15 PCIe®/USB規格試験に準拠したシミュレーション新機能
差動伝送規格は世代と共に高速になっており、シミュレーションによる試作前検証が益々重要になっています。一方、何を基準にシミュレーション結果の良し悪しを判断するかに悩まされることがあります。このセッションでは、測定と同じ基準でシミュレーション結果を判断する機能をご紹介します。

15:15~15:40 休憩

15:40~16:25 高速信号伝送路設計における効率的な電磁界解析ツールSIProの活用
高速デジタルインタフェース規格のスピードは、データ転送の需要と共に増加しており、配線規模、  必要帯域に応じて適切な電磁界解析手法を選択する必要があります。このセッションでは、適切な手法と測定値の比較、抽出されたSparaにおける時間軸波形の妥当性、解析の効率化について、ケーススタディーを通してご紹介します。

16:25~17:10 シミュレーションと実測をフルに活用!最新のPI解析
パワーインテグリティーについて、大電流を必要とするサーバー用電源供給網の設計、実測モデルの活用方法などの観点からご紹介をします。

17:10~17:40 製品閲覧



トラック 2 高速デジタルの設計と評価